10.1.2. Регистры управления памятью

Перечисленные ниже четыре регистра используются для указания положения структур данных, ответственных за сегментацию в защищенном режиме.

GDTR: регистр, в котором содержатся 32-битный линейный адрес

начала таблицы глобальных дескрипторов (GDT) и ее 16-битный раз­мер (минус 1). Каждый раз, когда происходит обращение к памяти, по селектору, находящемуся в сегментном регистре, определяется дескрип­тор из таблицы GDT или LDT, в котором записан адрес начала сегмен­та и другая информация (см. раздел 6.1). IDTR: б-байтный регистр, в котором содержатся 32-битный линейный адрес начала таблицы глобальных дескрипторов обработчиков прерываний (IDT) и ее 16-битный размер<минус 1). Каждый раз, когда происхо­дит прерывание или исключение, процессор передает управление на обработчик, описываемый дескриптором из IDT с соответствующим номером.

LDTR:    10-байтный регистр, в котором содержатся 16-битный селектор для

GDT и весь 8-байтный дескриптор из GDT, описывающий текущую

таблицу локальных дескрипторов (LDT). TR: 10-байтный регистр, в котором содержатся 16-битный селектор для

GDT и весь 8-байтный дескриптор из GDT, описывающий TSS текущей

задачи.