КРАТКОЕ ОПИСАНИЕ ОСНОВНЫХ КЛАССОВ ПВС

Параллельная обработка информации представляет собой одновременное выполнение двух и более частей одной и той же программы двумя или более процессорными модулями вычис­лительной системы. Ее следует отличать от мультипрограмми­рования, основное содержание которого составляет разделениевремени и оборудования между двумя или более программами, функционирующими одновременно и размещенными полнос­тью или частично в оперативной памяти. Возможен мультипрог­раммный режим параллельной обработки.

Вычислительные системы параллельной обработки инфор­мации или, более коротко, ПВС, содержат два или более про­цессорных модулей и подразделяются на три основных класса: ОКМД, МКОД, МКМД (см. п. 3.2.) Они представляют собой такие системы, в центральной части которых имеется два или более потока команд и (или) данных.

Системой типа ОКМД называется некоторая параллель­ная вычислительная система с единственным общим модулем управления работой множества процессорных модулей, причем все или часть этих модулей одновременно выполняет поток ко­манд. Такие системы, как уже упоминалось, делятся на системы с пословной (ОКМДС) и поразрядной (ОКМДР) обработкой.

Основными типами систем ОКМДС являются ансамбли процессоров, системы с векторным потоком данных и матрич­ные системы. Характерной особенностью таких систем являет­ся то, что они обрабатывают данные параллельно и обращаются к ним при помощи адресов, а не при помощи тэгов (признаков -флажков, меток) или выборки по содержимому ячеек памяти. Ансамбли процессоров представляют собой такие системы, в которых процессорные модули упорядочиваются общим пото­ком управления и обработки, как правило, это - сравнительно небольшие процессоры без взаимосвязей либо с низкой степе­нью связанности. Системы с векторным потоком данных и матричные системы представляют собой такие параллельные системы, в которых процессорные модули упорядочиваются общим потоком управления и обработки, как правило, это срав­нительно небольшие процессоры с высокой степенью связан­ности. В первых системах процессоры обычно имеют общую оперативную память и являются фактически составными ариф­метико-логическими устройствами обработки, которые выпол­няют последовательную команду за командой над векторами операндов. Во вторых системах процессоры имеют индивиду­альную оперативную память и составляют матричную конфигу­рацию со связями между непосредственными соседями.

Если не считать машины Унгера (1958г.) [4], которая была узкоспециализированной и предназначалась только для решения задач распознавания образов, то, по-видимому, первой матрич­ной системой следует считать систему БОЬОМОК [1]. Система содержит 1024 процессорных элемента (ПЭ) (рис.3.2), соединен­ных в виде матрицы 32Х32. Каждый ПЭ в матрице соединен с четырьмя соседними и включает в себя процессор, обеспечиваю­щий выполнение последовательных поразрядных арифметичес­ких и логических операций, а также оперативное ЗУ емкостью 16 Кбит, разбитое на модули по 4 Кбит каждый. Длина слова пере­менная - от 1 до 128 разрядов. Разрядность слов устанавливается программно. По каналам связи от устройства управления (УУ) передаются команды и общие константы. В ПЭ используется так называемая многомодальная логика, которая позволяет каждому ПЭ выполнять (т. е. быть активным) или не выполнять (быть пас­сивным) общую операцию в зависимости от значений обрабаты­ваемых данных. В каждый момент все активные ПЭ выполняют одну и ту же операцию над данными, хранящимися в собствен­ной памяти и имеющими один и тот же адрес. Идея многомо-дальности заключается в том, что в каждом ПЭ имеется специ­альный регистр на четыре состояния - регистр моды.

Общее устройство управления

I

 

 

 

 

 

 

ПЭ

<•-

—►

—►

ПЭ

<-

—►

—►

ПЭ

і 1

<•-

 

 

 

—►

—►

1 к

ПЭ

—►

—►

ПЭ

<-

ПЭ

' г

<•-

—►

 

<-

—►

 

ПЭ

ПЭ

ПЭ

X

 

X

 

X

Рис. 3.2. Структурная схема матричной системы

Мода (или модальность) заносится в этот регистр от УУ. При выполнении последовательности команд модальность пе­редается в коде операции и сравнивается с содержимым регист­ра моды. Если есть совпадение, то операция выполняется. В дру­гих случаях ПЭ не выполняет операцию, но может в зависимос­ти от кода пересылать свои операнды соседнему ПЭ. Такой ме­ханизм позволяет, в частности, выделить строку или столбец ПЭ, что может быть полезным при операциях над матрицами. Взаи­модействуют ПЭ с периферийным оборудованием через внешние

ПЭ.

Система SOLOMON оказалась нежизнеспособной вслед­ствие громоздкости, недостаточной гибкости и эффективности. Однако идеи, заложенные в ней, получили развитие в системе ILLIAC-IV [1, 5], разработанной Иллинойским университетом и изготовленной фирмой «Барроуз». В каждом квадранте 64 ПЭ образуют матрицу размером 8Х8. Схема связей между ПЭ похо­жа на схему системы SOLOMON, но связь с внешней средой имеют все ПЭ без исключения. Реально действующая система ILLIAC-IV состоит, таким образом, из двух частей: централь­ной с устройством управления и 64 ПЭ, а также подсистемы ввода-вывода, включающей в себя универсальную ЭВМ В-6700, файловые диски и лазерную архивную память большой емкос­ти. Каждый ПЭ состоит из собственно процессора и ОЗУ. Про­цессор оперирует с 64-разрядными числами и выполняет уни­версальный набор операций. Быстродействие процессора дос­таточно высокое: операция сложения 64-разрядных чисел вы­полняется за 240 нс, а умножения - за 400 нс. Таким образом, процессор выполняет в среднем 3 млн. операций в секунду, а, следовательно, производительность системы равна 200 млн. операций в секунду.

Емкость ОЗУ каждого ПЭ составляет 2048 64-разрядных слов, длительность цикла обращения к памяти 350 нс. Память выполнена на интегральных схемах. Каждый процессор имеет счетчик адресов и индексный регистр, так что конечный адрес в каждом процессоре может формироваться как сумма трех со­ставляющих. Это существенно повышает гибкость системы по сравнению с системой SOLOMON, где все ПЭ выбирают ин­формацию по одному адресу. Каждый процессор кроме индекс­ного регистра имеет в своем составе пять программно-адресуе­мых регистров: накапливающийся сумматор, регистр для опе­рандов, регистр пересылок, используемый при передачах от од­ного ПЭ к другому, буферный регистр на одно слово и регистр управления состоянием ПЭ (аналогичный регистру моды в сис­теме SOLOMON). Регистр управления имеет 8 разрядов. В за­висимости от содержимого этого регистра ПЭ становится ак­тивным или пассивным, а также выполняет ряд пересылочных операций. Если вычисления не требуют полной разрядности, то процессор может быть разбит на два 32-разрядных подпроцес-сора или даже восемь 8-раэрядных. Это позволяет в случае не­обходимости обрабатывать векторные операнды из 64, 2Х64=1 28 и 8Х64=51 2 элементов. Система ILLIAC была включена в со­став вычислительной сети АКРА. В результате усовершенство­вания программного обеспечения производительность системы выросла до 300 млн. операций в секунду.

Основным типом систем ОКМДР являются ассоциативные системы. Характерной особенностью таких систем является то, что их процессорные модули (или память со встроенной логи­ческой обработкой) реализуют адресацию на основе свойств содержимого данных. Ассоциативные системы подразделяются на системы с ассоциативной памятью и системы с ассоциатив­ными процессорами (ассоциативные матричные системы). Си­стемы с ассоциативной памятью оперируют с данными при до­ступе к ним при помощи тэгов или выборки по содержимому ячеек памяти в большей степени, чем при помощи адресов. Си­стемы с ассоциативными процессорами обычно оперируют со срезами разрядов данных (срез разряда данных - это совокуп­ность разрядов одной и той же фиксированной позиции в мно­жестве слов данных).

Ассоциативное ЗУ (рис.3.3.) включает в себя: устройство управления (УУ), запоминающий массив, регистр ассоциатив­ных признаков (Рг АП), регистр маски (Рг М), регистр индика­торов адреса со схемами сравнения на входе. В АЗУ могут быть и другие элементы. Выборка информации из АЗУ происходит следующим образом: в регистр ассоциативных признаков из УУпередается код признака искомой информации. Код может иметь произвольное число разрядов, от одного до т (т-максимальное число разрядов). Если код признака используется полностью, то он без изменения поступает на схему сравнения. Если же необ­ходимо использовать только часть кода, то ненужные разряды маскируются с помощью регистра маски.

Перед началом поиска информации в АЗУ все разряды ре­гистра индикаторов адреса устанавливаются в единичное состо­яние. После этого производится опрос первого разряда всех ячеек запоминающего массива, и содержимое сравнивается со значе­нием 1-го разряда регистра ассоциативных признаков. Если со­держимое разряда запоминающего массива не совпадает с со­держимым разряда регистра ассоциативных признаков, то в со­ответствующую ячейку регистра индикатора адреса заносится "0", в противном случае состояние не меняется (остается "1"). Затем эта операция повторяется со вторым, третьим разрядом и так до последнего. После поразрядного опроса и сравнения в единичном состоянии останутся те разряды регистра индикато­ров адреса, которые соответствуют ячейкам, содержащим ин­формацию, совпадающую с записанной в регистр ассоциатив­ных признаков. Эта информация затем считывается в последо­вательности, определенной в УУ.

Устройство управления

Запоминаю щий массив

Ячейка 0

Ячейка 1

Ячейка п-1

РгАП

РгАП

Регистр индикаторов адреса

 

 

 

 

 

 

 

 

 

 

 

Схема сравнения

 

Т0

-^

Т1

-^

 

 

 

 

Рис.3.3. Структура ассоциативного запоминающего устройства

Очевидно, что время поиска информации в запоминающем массиве по ассоциативному признаку зависит только от числа разрядов признака и от скорости опроса разрядов, но совершен­но не зависит от числа ячеек запоминающего массива, посколь­ку при опросе анализируются все ячейки. Этим и определяется главное преимущество ассоциативных ЗУ В адресных ЗУ при операции поиска необходим перебор всех ячеек запоминающе­го массива. Запись новой информации в запоминающий массив производится без указания номера ячейки. Обычно один из раз­рядов в каждой ячейке используется для указания ее занятости, то есть если ячейка свободна для записи, то в этом разряде запи­сан "0". В этом случае при записи в АЗУ новой информации устанавливается признак "0" в соответствующем разряде регис­тра ассоциативных признаков и определяются все ячейки запо­минающего массива, которые свободны для записи информа­ции. В одну из этих ячеек УУ и записывает информацию. Не­редко АЗУ строится таким образом, что, кроме ассоциативной, допускается и прямая адресация данных, что представляет оп­ределенные удобства при работе с периферийными устройства­ми. Запоминающие элементы АЗУ в отличие от элементов ад­ресных ЗУ должны не только хранить информацию, но и вы­полнять определенные логические функции, которые позволя­ют осуществлять поиск не только по равенству содержимого ячейки заданному признаку, но и по другим условиям, а именно: содержимое ячейки больше признака, меньше или равно. Опе­ративные АЗУ способны формировать несколько потоков иден­тичной информации, которая обрабатывается большим числом операционных устройств. На основе ассоциативной памяти легко реализуется изменение места порядка расположения информа­ции. Благодаря этому АЗУ является эффективным средством формирования набора данных в высокопроизводительных сис­темах. Использование таких систем на практике показало, что они эффективны при решении задач обработки радиолокацион­ной информации, распознавания образов, обработки различных снимков и других.

Итак, высокая степень параллельности обработки может быть достигнута тогда, когда одноименные операции выполня­ются одновременно над всем множеством содержащихся в вы­деленном поле ассоциативной памяти слов. Для этого в состав ассоциативной вычислительной системы вводятся обрабатыва­ющие элементы, реализующие арифметическую и логическую обработку информации. Достижение наивысшей степени парал­лельности обработки возможно, когда число обрабатывающих элементов соответствует числу обрабатываемых слов. При этом, если слова обрабатываются последовательно поразрядно, то в текущий момент времени обрабатывающие элементы обраба­тывают разрядный срез всех слов данных.

К параллельным системам типа МКОД с пословной обра­боткой данных относятся магистральные (конвейерные) систе­мы - такие системы, в которых осуществляется одновременное выполнение нескольких команд при помощи последовательно­го прохождения слов потока данных через магистраль (конвей­ер) нескольких специализированных блоков обработки. При этом обработка разбивается на соответствующее число подзадач (эта­пов), каждая из которых выполняется на одном из указанных специализированных блоков.

Принцип магистральной (конвейерной) обработки осно­ван на разделении вычислительного процесса на несколько под­процессов, каждый из которых выполняется на отдельном ус­тройстве. При этом последовательные процессы могут выпол­няться одновременно на своих устройствах подобно тому, как это имеет место в промышленных технологических процес­сах. Принцип конвейерной обработки может применяться на различных уровнях иерархии вычислительного процесса, на­чиная с уровня построения логических схем устройств. В за­висимости от уровня применения принципа конвейерной об­работки можно выделить, рассматривая уровни снизу вверх, арифметико-магистральные, командно-магистральные и мак-ромагистральные системы; а в зависимости от типа применяе­мых команд обработки среди магистральных систем можно выделить системы с обычными и системы с векторными ко­мандами. Для эффективной реализации конвейера должны выполняться следующие условия:

• система выполняет повторяющуюся операцию;

• эта операция может быть разделена на независимые час­ти, степень перекрытия которых невелика;

• трудоемкость операций примерно одинакова. Количество подопераций называют глубиной конвейера.

Важным условие нормальной работы конвейера является отсут­ствие конфликтов, т. е. данные, подаваемые в конвейер, должны быть независимыми. В том случае, когда очередной операнд за­висит от результата предыдущей операции, возникают такие периоды работы конвейера, когда он пуст, что вызывает сниже­ние эффективности его использования. Увеличение быстродей­ствия, которое можно получить при помощи конвейера, описы­вается формулой:

п * ё / (п + ё),

где п - количество операндов, ё - глубина конвейера.

К числу ЭВМ, в которых широкое применение нашел кон­вейер команд, относится одна из лучших отечественных машин БЭСМ-6 [4]. Эта ЭВМ, разработанная под руководством акаде­мика С.А.Лебедева в 1966 г, была в течение многих лет самой быстродействующей в стране благодаря целому ряду интерес­ных решений, в том числе и конвейеру команд. Последний обес­печивался использованием восьми независимых модулей ОЗУ, работающих в системе чередования адресов, и большого числа быстрых регистров, предназначенных также и для буферизации командной информации. Это позволило получить на БЭСМ-6 производительность 1 млн операций в секунду.

В структурной схеме (рис.3.4) конвейерной вычислитель­ной системы БТАЯ-ЮО [5] используются оба типа конвейера (и команд, и данных).

Система содержит 3 конвейерных процессора:

- ППЗ - процессор, содержащий конвейерное устройство, выполняющее сложение и умножение с плавающей запятой.

- ППФЗ - процессор, содержащий конвейерное устройство сложения с плавающей запятой и умножения с фиксированной запятой, деления и извлечения корня.

- СП - специализированный конвейерный 1 6-ти разрядный процессор, выполняющий операции с фиксированной запятой и ряд логических операций.мпі Н

МП32М

упп Н

Блок управления потоками данных и буферами

каналы вода-вывода

ППЗ

-^-►ІППФЗ

-^Н СП

Рис. 3.4. Структурная схема конвейерной вычислительной системы

Конвейерные процессоры в системе БТАЯ-ЮО оперируют 64-х разрядными или 32-х разрядными числами и каждые 40 на­носекунд выдают результаты в блок управления потоками дан­ных и буферами. Оперативное ЗУ построено по модульному прин­ципу и содержит 32 модуля памяти. Оно работает с чередованием адресов под управлением устройства управления памяти.

Конвейерный сумматор с плавающей запятой состоит из 4 сегментов или специализированных операционных устройств. Продолжительность числа каждого сегмента составляет 40 на­носекунд. Таким образом, время выполнения операции сложе­ния с плавающей запятой - 160 наносекунд. Конвейерный умно­житель включает в себя 8 сегментов (8 операций), поэтому вре­мя выполнения операции умножения составляет 320 наносекунд. При загрузке конвейера длинной последовательностью операн­дов, под которыми производится одна и та же операция, резуль­тат выдается каждые 40 наносекунд. Учитывая, что каждый из двух основных процессоров может выдавать по 2 32-х разряд­ных результата, то система 8ТАГ.-100 может достигать быстро­действия до 1 00 млн. операций в секунду.

Одной из наиболее высокопроизводительных вычислитель­ных систем считается СГАУ В этой системе конвейерный прин­цип обработки используется в максимальной степени. Имеется и конвейер команд, и конвейер арифметических

и логическихопераций. В системе широко применяется совмещенная обра­ботка информации несколькими устройствами. Все это позво­лило при решении научных задач достигнуть производительно­сти в 250 млн. операций в секунду.

В качестве систем МКОД с поразрядной обработкой дан­ных можно рассматривать системы с конвейером одноразряд­ных процессоров.

Системой типа МКМД называется некоторая параллельная вычислительная система с несколькими модулями управления работой нескольких процессорных модулей, причем эти модули выполняют несколько потоков команд. Число процессоров со­ставляет обычно величину в пределах от 2 до 10, но может дости­гать и нескольких десятков, особенно в микропроцессорных сис­темах. Основные типы систем МКМД с пословной обработкой -это многопроцессорные и многомашинные системы.

Многопроцессорной системой называется такая параллель­ная система, которая содержит два или более сильно связанных центральных процессора, общую для них оперативную память и, целиком или частично, общие периферийные устройства, включая периферийные процес-соры и каналы ввода-вывода, управление которыми как единым комплексом осуществляет единственная операционная система. В многопроцессорной ВС могут быть несколько копий одной операционной системы. Та­ким образом, многопроцессорная ВС содержит два или более процессорных модулей, функционирующих под единых управ­лением, и осуществляет одновременную обработку нескольких команд и данных при общей иерархической памяти.

Более подробно характерные черты многопроцессорных систем можно представить следующим образом. Многопроцес­сорная система включает два или более центральных устройств обработки информации - центральных процессорных модулей. Эти устройства могут иметь как одинаковые, так и различные характеристики. Основная память (оперативная память) долж­на находиться в общем пользовании и должна быть доступной для всех процессоров системы. Процессоры могут иметь неко­торую собственную память. В системе должен быть общий дос­туп ко всем устройствам ввода-вывода, включая каналы, устрой­ства управления и периферийное оборудование. В системе дол­жна быть єдиная интегрированная операционная система, осу­ществляющая общее управление аппаратными и программны­ми средствами. При этом должна быть предусмотрена возмож­ность тесного взаимодействия аппаратных средств и программ­ного обеспечения:

• на уровне системного программного обеспечения при выполнении системных задач;

• на программном уровне при выполнении частей одной и той же программы несколькими процессорами или при выпол­нении нескольких независимых программ (мультипрограммный режим параллельной обработки) - на уровне обмена данными;

• на уровне аппаратных прерываний.

Следует отметить, что взаимодействие аппаратных и про­граммных средств зависит не только от организации взаимных связей, но и от системного программного обеспечения и проце­дур обработки данных. Базовая структурная схема многопроцес­сорной системы изображена на рис.3.5, где тонкими линиями показаны связи для сигналов управления, а жирными линиями - связи для данных и команд.

Центральный процессор

Центральный процессор

Центральный процессор

■ ■

Общая память

Общее управление

вводом-выводом

Рис. 3.5. Базовая структурная схема многопроцессорной системы

Многомашинной системой называется такая параллельная система, которая содержит обычно две или более однопроцес­сорных или многопроцессорных слабо связанных между собой ВС с общей внешней памятью и/или со связями через каналы ввода/вывода, работающих совместно под управлением своихоперационньгх систем. В системе возможны непосредственные связи между процессорами в целях управления. В ее состав мо­гут входить однопроцессорные и многопроцессорные системы одного и того же или различных типов, а также магистральные, матричные, ассоциативные и другие системы.

В качестве систем МКМД с поразрядной обработкой мож­но рассматривать системы связанных между собой одноразряд­ных процессоров.

Системами с комбинированной структурой называются та­кие ПВС, структуры которых характеризуются комбинацией при­знаков существенно отличающихся друг от друга классов. Одним из наиболее известных типов систем с комбинированной струк­турой являются ортогональные системы. Они представляют со­бой такие ПВС, которые ведут обработку двумя процессорами -обычным процессором типа ОКОДС и ассоциативным процес­сором типа ОКМДР - и используют общую для них оперативную память в режиме разделения оборудования, вследствие чего явля­ются системами с высокой степенью связанности.

Системами с перестраиваемой структурой будем назы­вать такие ПВС, которые обладают возможностью в процессе работы изменять тип структуры и, в предельном случае, осуще­ствлять «переходы» от одного класса к другим существенно от­личным классам. Такие системы в последнее время получили быстрое развитие в связи с разработкой и созданием распреде­ленных ВС на базе микропроцессоров.

Вычислительные системы с иерархической структурой мо­гут иметь и более двух уровней иерархии. ЭВМ, выполняющие предварительную обработку информации, часто называют ма­шинами-сателлитами.

По типу структуры ВС разделяются с постоянной и пе­ременной структурами. Под структурой ВС понимают состав системы и схемы функциональных и управляющих связей между ее элементами. В системах с постоянной структурой в процессе ее функционирования не изменяется состав функциональных и управляющих связей между ее элементами. Переменную струк­туру имеют адаптивные системы, т. е. такие, у которых структура изменяется на основе анализа текущей информации. Подобныесистемы позволяют достичь оптимального состояния в любых изменяющихся условиях функционирования.

По степени централизации управления ВС делятся на цен­трализованные, децентрализованные и со смешанным управле­нием. В централизованных ВС все функции управления сосре­доточены в одном элементе, в качестве которого используется одна из ЭВМ, называемая машиной-директором, или централь­ный процессор. В децентрализованной ВС каждый процессор или ЭВМ действует автономно, решая свои задачи. В системе со смешанным управлением ВС разбивается на группы взаимодей­ствующих ЭВМ (или процессоров), в каждой из которых осу­ществляется централизованное управление, а между группами - децентрализованное.

Концепция распределенных вычислительных систем быст­ро развивается и изменяется, в силу чего еще не является сло­жившейся. В настоящее время под такими системами понима­ется новый класс ВС, имеющих большое число рассредоточен­ных универсальных средств (ресурсов) аппаратного и программ­ного обеспечения с возможностью быстрой и гибкой перестрой­ки, функционирующих автономно, но, вместе с тем, согласо­ванно под управлением операционной системы высокого уров­ня, объединяющей их в единое целое и обеспечивающей их вза­имодействие через сеть связи. Распределенные ВС воплощают дальнейшее развитие многомашинных и многопроцессорных систем с децентрализованным управлением, в том числе суще­ствующих мини- и микропроцессорных систем.

Следует выделить вычислительные сети. Они состоят из территориально разнесенных центров (узлов), образуемых са­мыми разнообразными ВС, и систем связи, линии которых со­единяют центры в некоторую конфигурацию сети. Вычислитель­ные центры функционируют в той или иной автономно друг от друга и взаимодействуют между собой через систему связи. Вычислительные сети, в силу своих особенностей, существен­но отличаются от других типов ПВС и обладают ярко выражен­ной спецификой как в части организации структуры и функцио­нирования, так и в части программного обеспечения. Их целе­сообразно рассматривать особо. Мы рассмотрим соотношениеих внутренних связей с внутренними связями других вычисли­тельных систем.

Различие между распределенной ВС и вычислительной се­тью является, в принципе, вопросом о размерах, местоположе­нии и функциях узлов, а также о количестве взаимодействий между ними. Если все компоненты системы относительно малы, зависимы и локализованы, то их можно считать частями одной распределенной вычислительной системы (машины). Если, на­оборот, они достаточно сложны и независимы, то их можно рас­сматривать как разные машины сети. Множество разнообраз­ных смешанных форм, вероятно, станет обычным в ближайшие годы. Возможно, что концепция центрального процессора уста­реет. Большая вычислительная машина будет в этом случае уком­плектована десятками, сотнями или даже тысячами идентичных процессоров, выполненных на одном кристалле (или даже час­ти кристалла), у каждого из которых будет своя функция. Неко­торые из этих процессоров могут иметь микропрограммы для компиляции программ (для каждого языка - один процессор), для выполнения программ после компиляции (также со специа­лизацией процессоров по языкам), для осуществления связи с пользователями в оперативном режиме, для управления боль­шими базами данных, для аппаратной диагностики и других целей.

Одно из направлений развития ВС имеет дело с высокопа­раллельными устройствами массовой обработки (на уровнях вплоть до самых элементарных операций), называемыми вы­числительными средами. Вычислительная среда представляет собой совокупность простейших одинаковых автоматов, одина­ковым образом соединенных между собой и программно настра­иваемых на выполнение некоторой функции из функционально полного набора. Основные принципы построения вычислитель­ных сред - параллельность, конструктивная однородность и про­граммная изменяемость структуры.

Основные типы ПВС представлены на рис. 3.6. На этом рисунке выделены однородные и неоднородные многопроцес­сорные ВС, поскольку характеристики однородности и неодно­родности в большой степени влияют на структуру многопро­цессорных систем в силу их сильной связанности. ВС с повышенной надежностью вычислительные системы и сети.